• Start
  • Abteilungen print
  • System Design print
  • Veranstaltungen print
  • Workshop FEES

Workshop Fehlertolerante und energieeffiziente eingebettete Systeme: Methoden und Anwendungen

Der Workshop findet am 1. Oktober im Rahmen der Informatik 2015 in Cottbus statt. Der Workshop richtet sich sowohl an Teilnehmer aus Forschungseinrichtungen als auch aus der Industrie. Durch Tutorials wird zunächst eine Einführung in die Thematik und etablierte Techniken gegeben. Aktuelle Methoden für die Realisierung zuverlässiger und energieeffizienter eingebetteter Systeme sollen in den anschließenden Workshopbeiträgen vorgestellt und diskutiert werden. Es sind ausdrücklich auch Beiträge mit Anwendungen und Problemen aus dem industriellen Umfeld erwünscht. Als Workshopsprachen sind Deutsch und Englisch zugelassen.

Programm
TimeEingeladene Tutorials
9:00-10:00 Goran Panic (IHP, Frankfurt/Oder): "Low Power Design Techniques"
10:00-10:30Milos Krstic (IHP, Frankfurt/Oder): "Reducing Power Consumption in Fault Tolerant ASICs "
10:30-11:00Kaffepause

11:00-12:30
Roland Jancke (Fraunhofer IIS-EAS, Dresden): "Fehler vermeiden oder tolerieren? Methoden zur Berücksichtigung der Zuverlässigkeit im Entwurf integrierter Schaltungen"
12:30-14:00Mittagspause
Session: Test, Debug und Fehlertoleranz

14:00-15:30

Kai-Uwe Irrgang (BTU CS), Thomas B. Preußer (TU Dresden), Rainer G. Spallek (TU Dresden): "Kompression von Tracedaten auf Bitebene basierend auf einem LZ77-Wörterbuchansatz"

 

Christian Gleichner (BTU CS), Heinrich T. Vierhaus (BTU CS): "Test eingebetteter Prozessoren im Zielsystem mit hoher diagnostischer Auflösung"

 

Gökce Aydos (Uni Bremen), Görschwin Fey (DLR): "Parity-based Soft Error Detection with Software-based Retry vs. Triplication-based Soft Error Correction - An Analytical Comparison on a Flash-based FPGA Architecture"

 

Davide Dicorato (BTU CS), Heinrich T. Vierhaus (BTU CS): "Detection and Correction of Logic Errors Using Extra Time Slots"

15:30-16:00Kaffepause
Session: Fehlertolerante und Energieeffiziente Speicher

16:00-17:10

Günther Nieß (Uni Potsdam), Thomas Kern (Infineon), Michael Gössel (Uni Potsdam): "Möglichkeiten der Modellierung von Fehlern in MLC-Flash-Speichern durch Fehlergraphen"

 

Patryk Skoncej (IHP, Frankfurt/Oder), Felix Mühlbauer (Uni Potsdam), Mario Schölzel (IHP, Frankfurt/Oder): "Softwarebasierte Fehlertoleranz für Flash-Speicher von mikrocontroller-basierten Systemen"

 

Frank Vater (IHP, Frankfurt/Oder), Goran Panic (IHP, Frankfurt/Oder), Mario Schölzel (IHP, Frankfurt/Oder): "Möglichkeiten der Nutzung von RRAM in Low-Power Microcontrollern"

Ort

ACHTUNG: RAUMÄNDERUNG!!!

 

Der Workshop findet in Raum SR3 im Lehrgebäude ZHG statt. Ein Campusplan ist hier zu finden:

Wichtige Termine

1.10.2015: Der Workshop findet in Raum SR3 im Gebäude ZHG statt

20.04.2015: Deadline für die Einreichung von Beiträgen - verlängert bis zum 30. April!!!

30.05.2015: Entscheidung über die Annahme von Beiträgen

15.06.2015: Einreichung der druckfähigen Version

 

 

Hinweise zur Einreichung der druckreifen Fassung

Bitte Verwenden Sie für die Vorbereitung des druckreifen Beitrages die Vorlage LNI-Autorenrichtlinie. Diese ist auf der folgenden Webseite zu finden:

Beachten Sie bitte außerdem die folgenden wichtigen Hinweise:

  • Der Header der Titelseite Ihres Beitrages hat zwei Zeilen; die erste Zeile enthält den Text "Douglas Cunningham, Petra Hofstedt, Klaus Meer, Ingo Schmitt (Hrsg.): INFORMATIK 2015". Die zweite Zeile enthält den Text "Lecture Notes in Informatics (LNI), Gesellschaft für Informatik, Bonn 2015". Beide Zeilen sind rechtsbündig auszurichten.
  • Die geraden Seiten Ihres Beitrages enthalten im Hader linksbündig die Autorennamen des Beitrags, und zwar bei einem Autor nur diesen, bei mehreren Autoren den Namen des ersten mit dem Zusatz et al.
  • Die ungeraden Seiten Ihres Beitrages ab Seite 3 erhalten rechtsbündig eine Kurzform des Titels des Artikels.
  • Die Artikel dürfen KEINE Seitenzahlen enthalten, diese werden später hinzugefügt.

 

 

Ein Beispiel für die Header in Ihrem druckfertigen Beitrag ist in der folgenden Dateie zu finden:

Bitte füllen Sie die folgende Copyright-Erklärung aus und senden Sie sie per E-Mail an M. Schölzel:

Call for Papers

Durch die zunehmende Miniaturisierung bei der Fertigung von CMOS-Schaltungen nehmen die auf einem Chip integrierbare Funktionalität und die bereitgestellte Verarbeitungsleistung stetig zu. Diese Trends haben zu einer enormen Verbreitung elektronischer Systeme in sehr vielen Bereichen des täglichen Lebens geführt, beginnend bei der Automobilelektronik über die Avionic bis hin zur Steuerung, Regelung und Überwachung von Maschinen und Geräten in Industrieanlagen, Häusern und anderen Infrastrukturbereichen durch eingebettete Systeme, die teilweise auch drahtlos miteinander kommunizieren müssen. Durch diese Durchdringung unserer Umgebung mit diesen Systemen, hat die Abhängigkeit von ihrer korrekten Funktion stark zugenommen.

Auf der anderen Seite führt die zunehmende Miniaturisierung bei der Fertigung aber auch zu einer steigenden Anfälligkeit dieser Systeme gegenüber transienten, intermittierenden und permanenten Hardwarefehlern im laufenden Betrieb, die beispielsweise durch externe Einflüsse, Fertigungsungenauigkeiten und Alterungserscheinungen der Hardware im Langzeitbetrieb auftreten. Die korrekte Funktion kann unter diesen Bedingungen nur durch Fehlertoleranztechniken garantiert werden, die mit den erwarteten Fehlern umgehen können. Je nach Art der erwarteten Fehler, können die Fehlertoleranzmaßnahmen auf verschiedenen Systemebenen arbeiten und auch Ebenen übergreifend organsiert sein. Solche Maßnahmen erfordern jedoch Redundanz, die den Energieverbrauch deutlich erhöhen kann. Das ist insbesondere für eingebettete Systeme problematisch, die in Bereichen Anwendung finden, in denen der zulässige Energieverbrauch stark limitiert ist. Beispiele dafür sind Einsatzbereiche in denen keine permanente Energieversorgung möglich ist und der Betrieb durch Batterien oder Energy-Harvesting abgesichert werden muss. Bei der Entwicklung von Fehlertoleranztechniken für eingebettete Systeme ist es deshalb von zunehmender Bedeutung besonders auf den sparsamen Umgang mit vorhandenen Energieressourcen zu achten, um einen zuverlässigen Langzeitbetrieb zu erlauben. Für den Workshop werden deshalb Beiträge gesucht, die sich mit der Erhöhung der Zuverlässigkeit durch Fehlertoleranztechniken und der Verbesserung der Energieeffizienz in eingebetteten Systemen befassen. Mögliche Themenfelder der Beiträge können sein:

  • Entwurfsmethoden für zuverlässige und energieeffiziente Systeme
  • Fehlermodellierung
  • Fehlertoleranztechniken in Hard- und Software für eingebettete Systeme
  • Selbstreparatur für eingebettete Systeme
  • Test und Diagnose von Speicher und Logik
  • BIST
  • On-Line Test und Reparatur
  • Low-Power Techniken für Speicher und Logik
  • Low-Power und Fehlertoleranz für drahtlose Kommunikation
  • Fehlermechanismen in neuen Technologien
  • Anwendungen

Es sind auch Beiträge aus anderen Bereichen willkommen, die zum Thema des Workshops passen.

Einreichungen

Alle Einreichungen durchlaufen ein Peer-Review-Verfahren; Beiträge müssen nicht anonymisiert werden. Die Länge der Beiträge ist auf maximal 15 Seiten beschränkt. Es sind die LNI-Formatvorlagen der GI (Word oder LaTeX) zu verwenden, zu finden unter:

Eingereichte Beiträge werden geprüft und bei Annahme veröffentlicht. Die Abstracts der Workshop-Beiträge werden in einem Tagungsband in der GI-Reihe „Lecture Notes in Informatics“ publiziert, die vollständigen Beiträge erscheinen als Open Access.

Bitte reichen Sie Beiträge ausschließlich über ConfTool ein.

Teilnahme

Für die Teilnahme am Workshop ist eine Anmeldung zur INFORMATIK 2015 erforderlich.

Organisatoren und Kontakt

Prof. Dr. Mario Schölzel, IHP - Leibniz-Institut für innovative Mikroelektronik in Frankfurt (Oder) und Universität Potsdam 

Prof. Dr. Heinrich T. Vierhaus, BTU - Brandenburgische Technische Universität Cottbus-Senftenberg

Programmkomitee

Prof. Dr. M. Gössel (Universität Potsdam)

Prof. Dr. P. Langendörfer (IHP in Frankfurt (Oder) und BTU Cottbus-Senftenberg)

Dr. T. Koal (BTU - Brandenburgische Technische Universität Cottbus-Senftenberg)

Dr. T. Preußer (TU Dresden)

Prof. Dr. H. J. Wunderlich (Universität Stuttgart)

Prof. Dr. S. Hellebrand (Universität Paderborn)

Dr. J. Alt (Intel Mobile Communications GmbH)

Prof. Dr. R. Kraemer (IHP in Frankfurt (Oder) und BTU Cottbus-Senftenberg)

Prof. Dr. B. Schnor (Universität Potsdam)

Prof. Dr. M. Schölzel (IHP in Frankfurt (Oder) und Universität Potsdam)

Prof. Dr. H.T. Vierhaus (BTU - Brandenburgische Technische Universität Cottbus-Senftenberg)

Dr. M. Dietrich (Fraunhofer-Institut für Integrierte Schaltungen IIS, Institutsteil Entwurfsautomatisierung EAS)

 

 

Das Gebäude und die Infrastruktur des IHP wurden finanziert vom Europäischen Fonds für regionale Entwicklung, von der Bundesregierung und vom Land Brandenburg.